1.运用Altera、Xilinx等公司的FPGA/CPLD器件参与编码器编解码部分的逻辑设计；
2.负责产品研发中FPGA资源的评估及逻辑代码设计，与硬件人员沟通协调完成设计；
3.负责编码器编解码模块的逻辑编写、仿真、时序约束/分析、RTL代码的逻辑综合、调试、测试；
4.参与FPGA在整机中的调试，协助定位设计中的Bug；配合软件/硬件工程师进行整机调试；
5.项目相关文档撰写和维护，项目相关代码、工程维护。
简历投递邮箱：48hr@cs48.com
1、电子工程、数字信号处理相关专业，本科及以上学历，3-5年以上经验； 2、熟练使用Verilog 或VHDL,有实际FPGA代码编写经验； 3、掌握FPGA设计方法，熟悉Xilinx或Altera等公司的FPGA/CPLD器件； 4、熟练使用Vivado、Quartus、ModelSim等FPGA设计工具； 5、具有并口、编码器编解码等伺服产品或者关节模组逻辑开发经验者优先； 6、对工程优化、时序约束、区域约束等，有一定的经验，具有系统验证和调试经验，能够根据设计目标确定仿真验证和调试测试方案； 7、熟悉以下一个或多个方向优先： a. 熟悉高速SRIO、PCIe、JESD204B、AURORA等高速互连接口的设计开发及验证测试。 b. 熟悉高速数据采集（AD，DA），时钟处理、数字上/下变频（DUC/DDC），数字滤波器设计、信号处理相关算法等； c. 熟悉网络通信，千兆以太网、万兆以太网、光网络通信。熟悉TCP/IP协议和UDP协议通。 8、可熟练阅读英文手册，具有良好的代码编写习惯，良好的技术文档编写能 力； 9、具有良好的团队合作精神，有强烈地实现自我价值的愿望。